#4705

CLIPPEDIMAGE= JP407161851A

PAT-NO: JP407161851A

DOCUMENT-IDENTIFIER: JP 07161851 A

TITLE: SEMICONDUCTOR NONVOLATILE MEMORY AND ITS MANUFACTURE

PUBN-DATE: June 23, 1995

INVENTOR-INFORMATION: NAME KUBOTA, MICHITAKA

ASSIGNEE-INFORMATION: NAME SONY CORP

COUNTRY N/A

APPL-NO: JP05310773

APPL-DATE: December 10, 1993

INT-CL (IPC): H01L021/8247;H01L029/788 ;H01L029/792 ;H01L021/318

ABSTRACT:

PURPOSE: To provide a semiconductor nonvolatile memory, which can be manufactured in high integration in terms of the existing processing technology and at low cost, and its manufacturing method.

CONSTITUTION: MONOS is used as a memory element. A first layer gate is thinned down by the resist ashing method. After an ONO film is formed, a transistor is made by a sidewall at a second layer which is a second polysilicon layer 4; then, the ONO film is formed to form a transistor between sidewalls in a third layer which is a third polysilicon layer 5. This enables the integration of a semiconductor nonvolatile memory to be improved. DERWENT-ACC-NO: 1995-258746 DERWENT-WEEK: 199534 COPYRIGHT 1999 DERWENT INFORMATION LTD TITLE: Non- volatile semiconductor memory manufacturing method e.g. flash EEPROM - has third memory elements formed adjacent two second memory elements PATENT-ASSIGNEE: SONY CORP[SONY] PRIORITY-DATA: 1993JP-0310773 (December 10, 1993) PATENT-FAMILY: PUB-NO PUB-DATE PAGES MAIN-IPC JP 07161851 A June 23, 1995

006 H01L 021/8247

1

APPLICATION-DATA: APPL-DESCRIPTOR APPL-NO PUB-NO APPL-DATE 1993JP-0310773 JP07161851A N/A December 10, 1993

LANGUAGE

N/A

INT-CL (IPC): H01L021/318; H01L021/8247; H01L029/788; H01L029/792

ABSTRACTED-PUB-NO: JP07161851A BASIC-ABSTRACT: The memory has a first transistor element surrounded by an interlayer insulating film (7). A gate (3) of the first polysilicon layer is dwindled by resist ashing method. A second transistor (Tr2) is formed in the second polysilicon layer (4) along side of the first. Similarly, a third transistor (Tr3) is formed in third polysilicon layer (5) along the side walls of the second.

ADVANTAGE - Improves integration density of non-volatile memory.

11/20/2002, EAST Version: 1.03.0002

CHOSEN-DRAWING: Dwg.1/7

,

,

TITLE-TERMS: NON VOLATILE SEMICONDUCTOR MEMORY MANUFACTURE METHOD FLASH EEPROM THIRD MEMORY ELEMENT FORMING ADJACENT TWO SECOND MEMORY ELEMENT

DERWENT-CLASS: LO3 U12 U13 U14

CPI-CODES: L03-G04A; L04-C04; L04-C12C; L04-E01;

EPI-CODES: U12-D02A2; U12-Q; U13-C04A; U13-C04B2; U14-A03B7;

SECONDARY-ACC-NO: CPI Secondary Accession Numbers: C1995-117828 Non-CPI Secondary Accession Numbers: N1995-199326

⁽¹²⁾ 公開特許公報(A)

(11) 許出顧公開番号

(19)日本国特許庁(JP)

,

特開平7-161851

(43)公開日 平成7年(1995)6月23日


(51) Int.Cl. ⁶ H 0 1 L	21/8247 29/788 29/792		庁内整理番号	FI			技術表示箇所	
	21/318	С	7352-4M	110.11	00/70			
					-	371 請求項の数6	OL (全	6頁)
(21)出顧番号	}	特顧平5-310773		(71)出職人		85 朱式会社		
(22)出顧日		平成5年(1993)12)			和以来在 品川区北品川6-	J目7番35号		
				(72)発明者		品川区北品川6	丁目7番35号	ソニ
				(74)代理人	弁理士	佐藤隆久		

(54) 【発明の名称】 半導体不揮発性記憶装置およびその製造方法

(57)【要約】

【目的】現行の加工技術の範囲内で、高集積化を図れ、 ひいては低価格化を図れる半導体不揮発性記憶装置およ びその製造方法を提供することにある。

【構成】 記憶素子としてはMONOSを使用し、1層 目のゲートをレジストアッシング法で細らせ、ONO膜 を形成した後、2層目の第2ポリシリコン層4でサイド ウォールによるトランジスタを作製し、さらにONO膜 を形成し、3層目の第3ポリシリコン層5でサイドウォ ール間にトランジスタを形成する。これにより、現行の 加工技術の範囲内で、半導体不揮発性記憶装置の集積度 の向上を図れる。



【特許請求の範囲】

【請求項1】 ゲート絶縁膜に電荷を蓄積する半導体不 揮発性記憶装置であって、

1

所定間隔をおいて形成された少なくとも2つの第1の記 億素子と、

第1の記憶素子のゲート部の少なくとも一側面側に層間 膜を介して形成されたサイドウォールをゲートとする第 2の記憶素子と、

所定間隔をおいた2つの第2の記憶素子間に形成された 第3の記憶素子とを有する半導体不揮発性記憶装置。

【請求項2】 上記ゲート絶縁膜および素子間を分離す るための層間膜のうち少なくとも一方が、少なくとも窒 化絶縁膜を含む絶縁膜から構成されている請求項1記載 の半導体不揮発性記憶装置。

【請求項3】 記憶素子がNAND型に配列されている 請求項1または請求項2記載の半導体不揮発性記憶装 置。

【請求項4】 記憶素子がコンタクトレス型のNOR型 に配列されている請求項1または請求項2記載の半導体 不揮発性記憶装置。

【請求項5】 ゲート絶縁膜に電荷を蓄積する半導体不 揮発性記憶装置の製造方法であって、

半導体基板上に絶縁膜を形成した後、

絶縁膜上に第1ポリシリコンを堆積し、

堆積させた第1ポリシリコン層をレジストアッシングに より加工して所定間隔をおいた少なくと2つの第1の記 憶素子を形成し、

基板および第1の記憶素子表面に絶縁膜を形成した後、 第1の記憶素子の少なくとも一側に第2ポリシリコン層 を形成し、

少なくとも第2ポリシリコン層の表面に絶縁膜を形成した後、

少なくとも所定間隔をおいた2つの第2ポリシリコン層 間に第3ポリシリコン層を形成することを特徴とする半 導体不揮発性記憶装置の製造方法。

【請求項6】 第3ボリシリコン層を基板、並びに第1 および第2のポリシリコン層上に形成し、第3ボリシリ コン層形成後にできた溝に、マスク材を自己整合的に埋 め込み、これをマスクとして第3ポリシリコン層を加工 する請求項5記載の半導体不揮発性記憶装置の製造方 法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書き換え可能 な不揮発性メモリ、たとえばフラッシュEEPROMな どの半導体不揮発性記憶装置およびその製造方法に関す るものである。

[0002]

【従来の技術】不揮発性メモリは電源を切っても情報が 保存されるため使いやすく、市場を拡大しつつある。こ 50 性記憶装置およびその製造方法を提供することにある。

2 のような不揮発性メモリセルの配置には、大きく分けて NOR型とNAND型がある。

【0003】図6は、NOR型不揮発性メモリセルの構 成例を示す図である。図6において、BL1, BL2 は ビット線、WL1, WL2 はワード線、MT11, M

T₁₂, MT₂₁, MT₂₂はメモリセルトランジスタをそれ ぞれ示している。図6に示すように、隣合う2つのトラ ンジスタMT₁₁およびMT₁₂、MT₂₁およびMT₂₂で、 ビットコンタクトCNT_{BL}を1個共有する。すなわち、

10 1トランジスタ(1ビット)当りのビットコンタクトC NTBLを0.5個必要とする。

【0004】このような構成のNOR型不揮発性メモリ は、他のトランジスタを介さずに直接アクセスできるこ とから高速動作に適しているが、1ビット当りのコンタ クトが0.5個必要なため集積度を上げるのが難しい。 【0005】これに対して、NAND型不揮発性メモリ は、図7に示すように、ビットコンタクトCNTBLと接 地との間に複数のメモリセルトランジスタMT1 ~MT 8 が直列に接続されている。実際は、メモリセルトラン

20 ジスタとビットコンタクトCNTBLおよびグランド間に 選択トランジスタが挿入されるが、ビットコンタクトC NTBLは隣接する直列メモリセルトランジスタ群とも共 有する。したがって、8ビット直列セルの場合、計(8 +2)×2=20トランジスタに1個で済む。

【0006】このような構成のNAND型不揮発性メモ りは、直列に接続されたメモリセルに対し、コンタクト は1個で済むので高集積化には適しているものの、アク セスしたいトランジスタに直列に他のトランジスタが接 続されていることから、高速動作が必要な用途には使用 30 できない。

【0007】そこで、高速性はそれほど要求しないが大 容量が必要な場合、たとえばハードディスクの置き換え や固定テープにはNAND型不揮発性メモリが有望とさ れている。この種の用途に用いられる場合は、価格が低 いことが一般に広く用いられるために極めて重要であ る。NAND型不揮発性メモリは、単価面積当りのビッ ト数がNOR型不揮発性メモリより大きいので、コスト 的に有利であり、その意味でもこの種の用途に向いてい る。

[0008]

40

【発明が解決しようとする課題】しかしながら、通常の NAND構造のままでさらに集積度を向上させるには、 微細化を進める必要があるが、それは現行の加工技術を 用いるだけでは限度がある。また、そのための新しい微 細加工技術を開発するために、時間的・技術的・コスト 的に困難を伴う。

【0009】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、現行の加工技術の範囲内で、高 集積化を図れ、ひいては低価格化を図れる半導体不揮発 性記憶装置およびその製造方法を提供することにある。 10

[0010]

【課題を解決するための手段】上記目的を達成するた め、本発明のゲート絶縁膜に電荷を蓄積する半導体不揮 発性記憶装置は、所定間隔をおいて形成された少なくと も2つの第1の記憶素子と、第1の記憶素子のゲート部 の少なくとも一側面側に層間膜を介して形成されたサイ ドウォールをゲートとする第2の記憶素子と、所定間隔 をおいた2つの第2の記憶素子間に形成された第3の記 検索子とを有する。

【0011】また、本発明の半導体不揮発性記憶装置 は、上記ゲート絶縁膜および素子間を分離するための層 間膜のうち少なくとも一方が、少なくとも窒化絶縁膜を 含む絶縁膜から構成されている。

【0012】また、本発明の半導体不揮発性記憶装置で は、記憶素子がNAND型、あるいはコンタクトレス型 のNOR型に配列される。

【0013】また、本発明のゲート絶縁膜に電荷を蓄積 する半導体不揮発性記憶装置の製造方法では、半導体基 板上に絶縁膜を形成した後、絶縁膜上に第1ポリシリコ ンを堆積し、堆積させた第1ポリシリコン層をレジスト 20 アッシングにより加工して所定間隔をおいた少なくと2 つの第1の記憶素子を形成し、基板および第1の記憶素 子表面に絶縁膜を形成した後、第1の記憶素子の少なく とも一個に第2ポリシリコン層を形成し、少なくとも第 2ポリシリコン層の表面に絶縁膜を形成した後、少なく とも所定間隔をおいた2つの第2ポリシリコン層間に第 3ポリシリコン層を形成する。

【0014】また、本発明の半導体不揮発性記憶装置の 製造方法では、第3ポリシリコン層を基板、並びに第1 コン層形成後にできた溝に、マスク材を自己整合的に埋 め込み、これをマスクとして第3ポリシリコン層を加工 する。

[0015]

【作用】本発明の半導体不揮発性記憶装置によれば、現 行の加工技術の範囲内で、半導体不揮発性記憶装置の集 積度が4倍に向上する。

【0016】また、本発明の製造方法によれば、まず、 半導体基板上に絶縁膜が形成された後、絶縁膜上に第1 ポリシリコンが堆積される。堆積された第1ポリシリコ 40 呼ぶ)はポリシリコンを酸化することにより得られる ン層は、レジストアッシング法を用いてその幅が加工さ れる。これにより、所定間隔をおいた少なくと2つの第 1の記憶素子が形成される。次に、基板および第1の記 **憶素子表面に絶縁膜が形成された後、第1の記憶素子の** 少なくとも一側に第2ポリシリコン層が形成され、第2 の記憶素子が構成される。次いで、少なくとも第2ポリ シリコン層の表面に絶縁膜が形成された後、少なくとも 所定間隔をおいた2つの第2ポリシリコン層間に第3ポ リシリコン層が形成され、第3の記憶素子が構成され

【0017】また、本発明によれば、第3ポリシリコン 層が基板、並びに第1および第2のポリシリコン層上に 形成される。このとき、第2ポリシリコン層間に形成さ れる第3ポリシリコン層には溝ができる。この第3ポリ シリコン層形成後にできた溝に、マスク材が自己整合的 に埋め込まれ、これをマスクとして第3ポリシリコン層 が2つの第2ポリシリコン層間に位置するように加工さ れる。

4

[0018]

【実施例】図1は、本発明に係るNAND型半導体不揮 発性記憶装置の一実施例を示す断面図である。図1にお いて、Tr1は第1のトランジスタ、Tr2は第2のトラン ジスタ、Tr3は第3のトランジスタ、1は半導体基板、 2はゲート絶縁膜、3は第1ポリシリコン層、4は第2 ポリシリコン層、5は第3ポリシリコン層、6,7は層 間絶縁膜をそれぞれ示している。

【0019】第1のトランジスタTrlは、ゲートが第1 ポリシリコン層3により構成された、いわゆるMONO S型トランジスタである。すなわち、MOSトランジス タのゲート絶縁膜が、図2に示すように、SiO2 /S iN/SiO2の3層からなるONO絶縁膜により構成 されたメモリトランジスタである。

【0020】第2のトランジスタTr2は、ゲートが第2 ポリシリコン層4により構成されたMONOS型トラン ジスタである。ゲートを構成する第2ポリシリコン層4 は、第1ポリシリコン層3の両側に層間絶縁膜6を介 し、いわゆるサイドウォールとして形成されている。

【0021】第2のトランジスタTr3は、ゲートが第3 ポリシリコン層5により構成されたMONOS型トラン および第2のポリシリコン層上に形成し、第3ポリシリ 30 ジスタである。第3ポリシリコン層5は、隣接する第2 のトランジスタTr2間のゲート絶縁膜2上、並びに第1 ポリシリコン層3および第2ポリシリコン4上に形成さ

> れた層間絶縁膜7上に形成されている。 【0022】このように、本実施例においては、図2に

> 示すような構造を有するONO膜が、第1~第3のトラ ンジスタTr1, Tr2, Tr3のゲート絶縁膜として用いら れ、メモリ機能を保持するのに利用されると共に、各ト ランジスタ間の層間絶縁膜としての機能も持つ。この場 合、ONOの最下層の酸化膜(Bottom Oxとも

> が、ポリシリコン上の酸化膜は単結晶シリコンからなる 基板1上より厚くなる性質があるので、層間絶縁の目的 に好適である。

【0023】次に、図3を参照しながら、図1の半導体 不揮発性記憶装置の製造方法について説明する。なお、 形状に直接関係のないイオン注入等の工程の説明は省略 している。

【0024】まず、図3(a)に示すように、基板1上 にゲート絶縁膜2となるONO膜を形成した後、CVD 50 法によりポリシリコンPolyを250nm程度の膜厚

る.

で堆積した後、燐をドーピングする。なお、ゲート絶縁 膜2の膜厚は、たとえば、ONO膜の最下層のSiO2 の膜厚は2nm、中間のSiNの膜厚は4nm、最上層 のSiO2の膜厚は3nmに設定する。

5

【0025】次に、図3(b)に示すように、リソグラ フィーの手法により最小のデザインルールのライン/ス ペース (L/S)をレジストPRでパターニングする。 パターン間隔は、たとえば0.4µm程度に設定する。 【0026】次に、図3(c)に示すように、レジスト 等方的にエッチングし、レジスト線幅を0.2µm程度 に細らせる。この際、細らせる量は第1~第3のトラン ジスタTr1, Tr2, Tr3のゲート長が最終的に同じにな るように考慮して決定する。これにより、隣接するレジ ストパターン間の距離は、0.6μm程度となる。レジ ストアッシング法の具体的な条件としては、パワー10 0W、圧力200mTorr、酸素ガス20SCCMに 設定する。

【0027】次いで、図3(d)に示すように、RIE によりポリシリコンおよびONO膜を除去した後、レジ 20 ストを剥離する。次に、図3(e)に示すように、基板 1およびパターン上にONO膜を形成する。このとき、 基板1上のONO膜は第1のトランジスタTr1のONO 膜と同じ膜厚になるように形成するが、前述したよう に、第1のトランジスタTr1の側面と上面のONO膜は 基板1上より厚くなる。これは、上述したように、ボト ム (Bottom) Oxがポリシリコン上で厚くなるた めである。

【0028】次に、図4(f)に示すように、CVD法 により第2ポリシリコン層4を形成し、燐をドーピング 30 した後、RIEでエッチバックし第2ポリシリコン層4 のサイドウォールを形成する。この場合、第1ポリシリ コン層3および第2ポリシリコン層4が形成されていな い領域で、後で第3のトランジスタTr3が形成される基 板1上の領域のONO膜を除去する。そのため、第1の トランジスタTr1の上面のONO膜もほとんど除去され ъ.

【0029】次に、図4(g)に示すように、基板1、 第1ポリシリコン層3および第2ポリシリコン層4上に ONO膜を形成する。このとき、基板1上のONO膜 は、第1のトランジスタTr1および第2のトランジスタ Tr2のONO膜と同じ膜厚となるように形成するが、上 述したように、第1のトランジスタTr1の上面と第2の トランジスタTr2の上面のONO膜は、基板1上より厚 くなる。

【0030】次に、図4(h)に示すように、全体のO NO膜上にCVD法により第3ポリシリコン層3Pol y(5)を形成した後、燐をドーピングする。次に、図 4 (i) に示すように、リソグラフィーによりパターニ

間隔で良く、合わせずれマージンを取らなくてよい。合 わせずれマージンはサイドウォールで代用できるからで ある。そして、図4(j)に示すように、RIEで第1 のトランジスタTr1および第1のトランジスタTr1近傍 領域に位置する第2にトランジスタTr2上のポリシリコ ン層を除去し、レジスト膜を剥離する。以下、層間絶縁 膜の形成等の工程に進む。

6

【0031】また、上述した図4(i)および(j)の 工程の代わりに、たとえば図4(h)で第3ポリシリコ アッシング法を用い、酸素プラズマ中でレジストPRを 10 ン層5を形成したときにできた溝に、マスク材、たとえ ばSiO2 、SOGあるいはレジストを自己整合的に埋 め込み、それをマスクとして第3ポリシリコン層5を加

> 工するようにしてもよい。 【0032】次に、図5を用いて結果的に1単位のライ ン/スペースの中に幾つのメモリトランジスタを形成可 能であるかを考察する。なお、図4において、Lは最小 デザインルールを示しており、簡単のためライン/スペ ースを4L/4Lの長さとしている。また、ONOの膜 厚は無視している。

- 【0033】図5(a)に示すように、通常の第1ポリ シリコンの場合は、ライン/スペース1単位でメモリト ランジスタは1個だけである。これに対して、本実施例 では、図5(b)に示すように、4L+4L=8Lの中 に、ゲート長2Lのトランジスタが4つ形成される。具 体的には、第1のトランジスタTr1が1個、第2トラン ジスタTr2ガ2個、第3のトランジスタTr3が1個の計 4個となる。その結果、本実施例によれば、集積度を通 常の4倍にすることができる。
- 【0034】以上説明したように、本実施例によれば、 素子としてはMONOSを使用し、1層目のゲートをレ ジストアッシング法で細らせ、ONO膜を形成した後、 2層目の第2ポリシリコン4でサイドウォールによるト ランジスタを作製し、さらにONO膜を形成し、3層目 の第3ポリシリコン層5でサイドウォール間にトランジ スタを形成したので、現行の加工技術の範囲内で、不揮 発性メモリの集積度を向上することができる。その結 果、ビット当りのコストを低減することができることか ら、製品の価格を下げられる等の利点がある。また、サ イドウォールにより合わせずれマージンを吸収し、最小
- 40 加工寸法を用いてメモリセルを形成することができる。 【0035】なお、本実施例では、NAND型半導体不 揮発性記憶装置を例に説明したが、これに限定されるも のではなく、たとえばコンタクトレス型のNOR半導体 不揮発性記憶装置にも本発明が適用できることはいうま でもない。

[0036]

【発明の効果】以上説明したように、本発明によれば、 現行の加工技術の範囲内で、不揮発性メモリの集積度を 向上することができる。その結果、ビット当りのコスト ングする。このときのスペースはデザインルールの最小 50 を低減することができることから、製品の価格を下げら れる等の利点がある。

· · •

【図面の簡単な説明】

【図1】本発明に係るNAND型半導体不揮発性記憶装

7

置の一実施例を示す断面図である。

【図2】ONO構造の説明図である。

【図3】図1の半導体不揮発性記憶装置の製造方法を説 明するための図である。

【図4】図1の半導体不揮発性記憶装置の製造方法を説 明するための図である。

【図5】本発明品と従来品との集積度を比較、説明する 10 4…第2ポリシリコン層 ための図である。 5…第3ポリシリコン層

【図6】NOR型メモリセルを説明するための図であ る。 【図7】NAND型メモリセルを説明するための図であ る。 【符号の説明】 Tr1…第1のトランジスタ Tr2…第2のトランジスタ Tr3…第3のトランジスタ 1…半導体基板 2…ゲート絶縁膜 3…第1ポリシリコン層 4…第2ポリシリコン層 5…第3ポリシリコン層 6,7…層間絶縁膜


(i)


(j)

8

【図1】

【図4】







【図2】




MT21





СŃТві

MT22



Tr3 Tr3 Tr3

,

【図3】

【図5】

. . .

$$(d) \qquad \begin{array}{c} 3 & 3 \\ 1 & 2 & 2 \\ 1 & 1$$

k

